Also published as:

JP2001085592 (A)

Original document

# SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF, CIRCUIT BOARD AND ELECTRONIC APPARATUS

Patent number:

JP2001085592

Publication date:

2001-03-30

Inventor:

WADA KENJI

Applicant:

SEIKO EPSON CORP

Classification:

- international:

H01L23/52; H01L21/60; H01L23/12; H01L25/065; H01L25/07;

H01L25/18

- european:

Application number: JP19990263267 19990917

Priority number(s):

View INPADOC patent family

### Abstract of JP2001085592

PROBLEM TO BE SOLVED: To constitute a structure of a plurality of stacked semiconductor chips inexpensively.

×

SOLUTION: A multi-chip semiconductor device 1 comprises a plurality of stacked semiconductor devices 10 each having a wiring pattern 22 formed from one surface side to the other surface side of a semiconductor chip 30. A first connecting part 24 is located on one surface side of the semiconductor chip 30 while a second connecting part 26 is located on the other surface side thereof and a pair of semiconductor devices 10 are connected electrically through the first or second connecting part 24, 26.

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-85592

(P2001-85592A)

(43)公開日 平成13年3月30日(2001.3.30)


(51) Int.Cl. <sup>7</sup>		識別記号		FI					テーマコート*(参考)			
H01L	23/52			H0	1 L	23/52				C	5 F 0 4 4	
	21/60	3 1 1				21/60		3	1 1	S		
	23/12					23/12				L		
	25/065			25/08			<b>Z</b>					
	25/07											
			審査請求	未請求	就簡	項の数16	OL	全	7	頁)	最終頁に続く	
(21)出願番号		特願平11-263267		(71)出願人 000002369								
						セイコ	ーエブ	ソン	朱式	、会社	:	
(22)出願日		平成11年9月17日(1999.9.17) 東京都新宿区西新宿2丁目4番1号							4番1号			
				(72)発明者 和田 健嗣								
						長野県	諏訪市	大和	37	1目3	番5月 セイコ	
						ーエフ	ソン株	会定	社片	4		
				(74)	代理人	人 100090	)479					
						弁理士	: 井上	: <b>-</b>		(外2	(名)	
•				F夕	ーム	(参考) 57	F044 K	(03 K	K11	LLO	I LLO7 LLO9	
							M	103 N	<b>M</b> 07	MM16	6 MM25 MM26	
							M	450 Q	<b>Q</b> 01	RRO	2 RR03 RR18	
	<b>号</b>		9. 17)	(72) (74)	発明和代理人	セイ京田 東和 長 エフ 100090 弁理士	一新健康ソ479 井 1044	西新 大和 式会 (03 K	宿 2 3丁 社内 K11 W07	了目 3 (外 2 LLO)	4番1号 番5号 セイ 名) LLO7 LLO9 MM25 MM26	

#### (54) 【発明の名称】 半導体装置及びその製造方法、回路基板並びに電子機器

#### (57)【要約】

【課題】 複数の半導体チップを積み重ねたスタック構造を安価に構成できる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。

【解決手段】 マルチチップ型の半導体装置1は、複数の半導体装置10が積み重なってなり、各半導体装置10は、半導体チップ30の一方の面側から他方の面側に至るまで形成された配線パターン22を含み、半導体チップ30の一方の面側に第1の接続部24が配置され、半導体チップの他方の面側に第2の接続部26が配置され、第1又は第2の接続部24、26によって、一対の半導体装置10が電気的に接続されている。



#### 【特許請求の範囲】

【請求項1】 複数の電極を一方の面に有する半導体チ ップと、

前記半導体チップの前記一方の面側から他方の面側に至 るまで形成され、前記半導体チップの前記一方の面側に 配置された複数の第1の接続部と、前記半導体チップの 前記他方の面側に配置された複数の第2の接続部と、を 有する配線パターンと、

#### を含む半導体装置。

【請求項2】 請求項1記載の半導体装置において、 前記配線パターンは、基板に形成されてなり、

前記基板が屈曲して前記半導体チップに接着されてなる 半導体装置。

【請求項3】 請求項2記載の半導体装置において、 前記半導体チップは、前記基板にフェースダウンボンデ ィングされ、

前記基板は、前記配線パターンを内側にして前記半導体 チップを包み、かつ、前記配線パターンの前記第1及び 第2の接続部を、前記基板の外側に露出させる複数の貫 通穴が形成されてなる半導体装置。

【請求項4】 請求項3記載の半導体装置において、 前記半導体チップと前記配線パターンとの間に、前記電 極と前記配線パターンとの電気的な接続部分を除いて、 絶縁材料が設けられてなる半導体装置。

【請求項5】 複数の電極を有する半導体チップと、前 記半導体チップを包むように形成されてなる基板と、を 有する半導体装置であって、

前記基板は、前記半導体チップの第1の側面及び第2の 側面を覆うように形成されてなる半導体装置。

【請求項6】 請求項5記載の半導体装置において、 前記基板には配線パターンが形成されてなり、前記基板 における前記配線バターンが形成された側に、前記半導 体チップが配置されてなる半導体装置。

【請求項7】 請求項1から請求項6のいずれかに記載 の構成を有する複数の半導体装置が積み重ねられ、下段 の前記半導体装置に形成された前記第1及び第2の接続 部の一方と、上段の前記半導体装置に形成された前記第 1及び第2の接続部の一方と、が電気的に接続されてな るマルチチップ型の半導体装置。

【請求項8】 請求項7記載のマルチチップ型の半導体 40 方法。 装置において、

最上段又は最下段の前記半導体装置に形成された前記第 1及び第2の接続部のうち、他の半導体装置に形成され た前記第1及び第2の接続部の一方に接続された接続部 とは反対側の接続部が、外部との電気的接続に使用され るマルチチップ型の半導体装置。

【請求項9】 請求項8記載のマルチチップ型の半導体 装置において、

前記積み重ねられた複数の半導体装置の各半導体チップ

ーンで形成され、

各半導体チップの、前記配列パターンの同一位置に形成 されたいずれかの電極は、外部との接続に使用される同 一の前記第1又は第2の接続部に電気的に接続されてな るマルチチップ型の半導体装置。

【請求項10】 請求項7から請求項9のいずれかに記 載のマルチチップ型の半導体装置が搭載された回路基 板。

【請求項11】 請求項7から請求項9のいずれかに記 10 載のマルチチップ型の半導体装置を備える電子機器。

【請求項12】 複数の電極を一方の面に有する半導体 チップの前記一方の面側から他方の面側に至るまで配線 パターンを形成し、前記配線パターンの一部で、前記半 導体チップの前記一方の面側に複数の第1の接続部を形 成し、前記半導体チップの前記他方の面側に複数の第2 の接続部を形成する工程を含む半導体装置の製造方法。

【請求項13】 請求項12記載の半導体装置の製造方 法において、前記配線パターンは、前記第1及び第2の 接続部を含む形状で基板に形成されてなり、

20 前記基板に前記半導体チップをフェースダウンボンディ ングしてから、前記基板で前記半導体チップを包む半導 体装置の製造方法。

【請求項14】 請求項1、3記載の半導体装置の製造方 法において、

前記基板に、前記配線パターンの前記第1及び第2の接 続部を露出させる複数の貫通穴を形成しておき、

前記基板で、前記配線パターンを内側にして前記半導体 チップを包む半導体装置の製造方法。

【請求項15】 請求項12から請求項14のいずれか 30 に記載の半導体装置の製造方法において、

前記半導体チップと前記配線パターンとの間に、前記電 極と前記配線パターンとの電気的な接続部分を除いて、 絶縁材料を設ける工程を含む半導体装置の製造方法。

【請求項16】 請求項12から請求項15のいずれか に記載の方法によって製造された複数の半導体装置を積 み重ね、下段の前記半導体装置に形成された前記第1及 び第2の接続部の一方と、上段の前記半導体装置に形成 された前記第1及び第2の接続部の一方と、を電気的に 接続する工程を含むマルチチップ型の半導体装置の製造

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法、回路基板並びに電子機器に関する。

[0002]

【発明の背景】従来、複数の半導体チップを積み重ねた スタック構造の半導体装置が知られている。各半導体チ ップの電極はワイヤボンディングによってインターボー ザとなる基板に接続されていたが、これによれば、同一 は、同一の回路構造を有し、前記電極が同一の配列バタ 50 サイズの半導体チップを積み重ねることができなかっ

3

た。

7

【0003】本発明は、この問題点を解決するものであ り、その目的は、複数の半導体チップを積み重ねたスタ ック構造を安価に構成できる半導体装置及びその製造方 法、回路基板並びに電子機器を提供することにある。 [0004]

【課題を解決するための手段】(1)本発明に係る半導 体装置は、複数の電極を一方の面に有する半導体チップ と、前記半導体チップの前記一方の面側から他方の面側 に至るまで形成され、前記半導体チップの前記一方の面 側に配置された複数の第1の接続部と、前記半導体チッ プの前記他方の面側に配置された複数の第2の接続部 と、を有する配線パターンと、を含む。

【0005】本発明によれば、半導体チップの両面側 に、第1及び第2の接続部が形成される。したがって、 本発明に係る複数の半導体装置を積み重ねて、第1及び 第2の接続部の一方を、上下の半導体装置間の電気的接 続に使用することができる。したがって、半導体チップ の大きさに関わらず、簡単にスタック構造を構成すると とができる。

【0006】(2)との半導体装置において、前記配線 パターンは、基板に形成されてなり、前記基板が屈曲し て前記半導体チップに接着されていてもよい。

【0007】基板の片面に配線パターンが形成された片 面基板を使用して、多層基板を使用しないときには、コ ストを下げることができる。

【0008】(3)との半導体装置において、前記半導 体チップは、前記基板にフェースダウンボンディングさ れ、前記基板は、前記配線パターンを内側にして前記半 及び第2の接続部を、前記基板の外側に露出させる複数 の貫通穴が形成されていてもよい。

【0009】とれによれば、配線パターンが基板の内側 に形成されるので、基板が配線パターンの保護部材とな る。

【0010】(4)との半導体装置において、前記半導 体チップと前記配線パターンとの間に、前記電極と前記 配線パターンとの電気的な接続部分を除いて、絶縁材料 が設けられていてもよい。

ンとのショートを防止できる。

【0012】(5)本発明に係る半導体装置は、複数の 電極を有する半導体チップと、前記半導体チップを包む ように形成されてなる基板と、を有する半導体装置であ って、前記基板は、前記半導体チップの第1の側面及び 第2の側面を覆うように形成されてなる。

【0013】本発明によれば、実装(配線形成)が容易 になる。

【0014】(6)との半導体装置において、前記基板

前記配線パターンが形成された側に、前記半導体チップ が配置されていてもよい。

【0015】(7)本発明に係るマルチチップ型の半導 体装置は、上記構成を有する複数の半導体装置が積み重 ねられ、下段の前記半導体装置に形成された前記第1及 び第2の接続部の一方と、上段の前記半導体装置に形成 された前記第1及び第2の接続部の一方と、が電気的に 接続されてなる。

【0016】本発明によれば、半導体チップの両面側に 第1及び第2の接続部が形成された半導体装置を積み重 ねられている。各半導体装置の第1及び第2の接続部の 一方を、上下の半導体装置間の電気的接続に使用するの で、半導体チップの大きさに関わらず、簡単にスタック 構造を構成することができる。

【0017】(8)とのマルチチップ型の半導体装置に おいて、最上段又は最下段の前記半導体装置に形成され た前記第1及び第2の接続部のうち、他の半導体装置に 形成された前記第1及び第2の接続部の一方に接続され たものとは反対側のものが、外部との電気的接続に使用 20 されてもよい。

【0018】(9)とのマルチチップ型の半導体装置に おいて、前記積み重ねられた複数の半導体装置の各半導 体チップは、同一の回路構造を有し、前記電極が同一の 配列バターンで形成され、各半導体チップの、前記配列 パターンの同一位置に形成されたいずれかの電極は、外 部との接続に使用される同一の前記第1又は第2の接続 部に電気的に接続されてもよい。

【0019】(10)本発明に係る回路基板は、上記マ ルチチップ型の半導体装置が搭載されてなる。

導体チップを包み、かつ、前記配線パターンの前記第1 30 【0020】(11)本発明に係る電子機器は、上記マ ルチチップ型の半導体装置を備える。

> 【0021】(12)本発明に係る半導体装置の製造方 法は、複数の電極を一方の面に有する半導体チップの前 記一方の面側から他方の面側に至るまで配線パターンを 形成し、前記配線パターンの一部で、前記半導体チップ の前記一方の面側に複数の第1の接続部を形成し、前記 半導体チップの前記他方の面側に複数の第2の接続部を 形成する工程を含む。

【0022】本発明では、半導体チップの両面側に、配 【0011】これによれば、半導体チップと配線パター 40 線パターンによって第1及び第2の接続部を形成する。 第1及び第2の接続部は電気的接続に使用することがで きる。本発明によれば、半導体チップの大きさに関わら ず、簡単にスタック構造を構成できる半導体装置を製造 することができる。

> 【0023】(13)との半導体装置の製造方法におい て、前記配線パターンは、前記第1及び第2の接続部を 含む形状で基板に形成されてなり、前記基板に前記半導 体チップをフェースダウンボンディングしてから、前記 基板で前記半導体チップを包んでもよい。

には配線パターンが形成されてなり、前記基板における 50 【0024】とれによれば、半導体チップを包むように

基板を屈曲させるだけで、半導体チップの両面側に、第 1及び第2の接続部を形成することができる。

【0025】(14)との半導体装置の製造方法におい て、前記基板に、前記配線パターンの前記第1及び第2 の接続部を露出させる複数の貫通穴を形成しておき、前 記基板で、前記配線パターンを内側にして前記半導体チ ップを包んでもよい。

【0026】これによれば、配線パターンを基板の内側 に配置するので、基板を配線パターンの保護部材とする ことができる。

【0027】(15)との半導体装置の製造方法におい て、前記半導体チップと前記配線パターンとの間に、前 記電極と前記配線パターンとの電気的な接続部分を除い て、絶縁材料を設ける工程を含んでもよい。

【0028】これによれば、半導体チップと配線パター ンとのショートを防止することができる。

【0029】(16)本発明に係るマルチチップ型の半 導体装置の製造方法は、上記方法によって製造された複 数の半導体装置を積み重ね、下段の前記半導体装置に形 成された前記第1及び第2の接続部の一方と、上段の前 20 記半導体装置に形成された前記第1及び第2の接続部の 一方と、を電気的に接続する工程を含む。

【0030】本発明によれば、半導体チップの両面側に 第1及び第2の接続部が形成された半導体装置を積み重 ねる。各半導体装置の第1及び第2の接続部の一方を、 上下の半導体装置間の電気的接続に使用するので、半導 体チップの大きさに関わらず、簡単にスタック構造を構 成することができる。

[0031]

7

面を参照して説明する。

【0032】図1は、本発明を適用した実施の形態に係 るマルチチップ型の半導体装置を示す図である。図1 で、マルチチップ型の半導体装置1は、回路基板2に実 装されている。 回路基板2 には例えばガラスエポキシ基 板等の有機系基板を用いることが一般的である。回路基 板2には例えば銅からなる配線パターン3が所望の回路 となるように形成されていて、それらの配線パターン3 と、マルチチップ型の半導体装置1の外部端子14とを 接続することでそれらの電気的導通が図られている。

【0033】マルチチップ型の半導体装置1は、複数の シングルチップ型の半導体装置10が積み重ねられてな る。あるいは、半導体装置10もマルチチップ型の半導 体装置であってもよい。半導体装置10は、基板20 と、少なくとも1つの半導体チップ30と、を含む。基 板20は、半導体チップ30を包むように屈曲してお り、図2に、基板20を平面的に展開した状態が示され ている。

【0034】基板20は、半導体装置10のインターポ ーザとして使用される。基板20は、屈曲されるので、

ポリイミド樹脂などからなるフレキシブル基板を使用す ることが好ましい。フレキシブル基板として、TAB (Tape Automated Bonding) 技術で使用されるテープを 使用してもよい。基板20は、無機系の材料から形成さ れてもよく、例えばセラミック基板やガラス基板が挙げ られる。基板20は、有機系及び無機系の複合構造から なるものであってもよく、例えばガラスエポキシ基板が 挙げられる。基板20の形状は、特に限定されないが、 矩形であることが多い。

【0035】基板20には、半導体チップ30が搭載さ れる。また、基板20には、複数の貫通穴21が形成さ れている。図1に示す例では、基板20における半導体 チップ30の搭載領域に複数の貫通穴21が形成され、 半導体チップ30の搭載領域外にも複数の貫通穴21が 形成されている。

【0036】基板20の一方の面には、配線パターン2 2が形成されている。配線パターン22は、銅などの導 電材料で形成することができる。配線パターン22が接 着剤(図示せず)を介して基板20に貼り付けられて、 3層基板を構成してもよい。あるいは、配線パターン2 2を、接着剤なしで基板20に形成して2層基板を構成 してもよい。

【0037】配線パターン22は、第1及び第2の接続 部24、26を含む。第1の接続部24は、基板20の 半導体チップ30の搭載領域に配置されていてもよい。 第2の接続部26は、基板20の半導体チップ30の搭 載領域以外の領域に配置されている。第1及び第2の接 続部24、26は、基板20の貫通穴21を介して、基 板20におけるこれらが形成された面とは反対側に露出 【発明の実施の形態】以下、本発明の実施の形態を、図 30 している。したがって、第1及び第2の接続部24、2 6は、貫通穴21を介して外部と電気的な接続を図ると とができる。

> 【0038】配線パターン22は、半導体チップ30と の電気的な接続部分を除いて、絶縁材料28で覆われて いることが好ましい。絶縁材料28を設けることで、配 線パターン22を半導体チップ30を包むように屈曲さ せたときに、配線パターン22と半導体チップ30との ショートを防止できる。

【0039】半導体チップ30は、一方の面に複数の電 40 極34を有する。半導体チップ30は、基板20に搭載 されている。フェースダウンボンディングが適用される ときには、半導体チップ30は接着剤32等で基板20 に接着されてもよい。半導体チップ30の複数の電極3 4と、配線パターン22の例えばランド部とが電気的に 接続されている。電極34と配線パターン22との電気 的な接続には、導電性部材を使用したり、超音波や熱な どによって材料を拡散させる方法を適用することができ る。導電性部材として、ハンダ、異方性導電膜、異方性 導電接着剤、導電ペースト又は導電性接着剤等を使用す 50 ることができる。図1に示す例では、接着剤32に導電 3

粒子を分散させて異方性導電膜を構成した。導電性部材 を使用した電気的な接続の態様として、ハンダ付け等の ロウ付けを例に挙げることができる。また、半導体チッ プ30をフェースアップで基板20にダイアタッチし、 ワイヤーボンディングで実装する形態を適用しても良 *[4]* 

【0040】図1に示すように、基板20は、半導体チ ップ30を包むように屈曲している。すなわち、半導体 チップ30の第1及び第2の側面を覆うように、基板2 0は形成されている。配線パターン22を内側にして基 10 パターン22を、貫通穴21中に屈曲させて外部端子と 板20は屈曲しているので、基板20が配線パターン2 2の保護部材となる。基板20が屈曲することで、基板 20に形成されている配線パターン22も屈曲する。配 線パターン22も、半導体チップ20を包むように屈曲 する。

【0041】配線パターン22の第1の接続部24は、 半導体チップ30の一方の面(電極34が形成された 面)側に配置され、第2の接続部26は、他方の面(電 極34が形成された面とは反対側の面) に配置されてい から他方の面に至るまで形成されている。

【0042】基板20の屈曲状態を維持するため、基板 20と半導体チップ30とは接着剤36等を介して接着 されている。あるいは、基板20の両端部に係合部を形 成し、これらを係合させてもよいし、カシメなど機械的 な手段を適用してもよい。また、図1及び図2に示す例 では、基板20の中央部に半導体チップ30を搭載し、 基板20の両端部を屈曲させてあるが、基板20の一方 の端部に半導体チップ30を搭載し、他方の端部を屈曲 させてもよい。

【0043】本実施の形態では、複数の半導体装置10 が積み重ねられてマルチチップ型の半導体装置1が構成 されている。積み重ねられる半導体装置10は、同一の ものであってもよいが、異なるものであってもよい。ま た、同一の形状の半導体チップ30が使用されてもよ い。さらに、回路構造が同一で、電極34の配列も同一 の半導体チップ30が使用されてもよい。

【0044】複数の半導体装置10は、第1及び第2の 接続部24、26を介して電気的に接続されている。詳 しくは、上段の半導体装置10の第1及び第2の接続部 40 24、26の一方(図1の例では第1の接続部24) と、下段の半導体装置10の第1及び第2の接続部2 4、26の一方(図1の例では第2の接続部26)と、 が電気的に接続されている。電気的な接続には、ハン ダ、ハンダクリーム、導電ペーストなどの導電材料 1 2 を使用することができる。導電材料12を貫通穴21内 に設けて、上段及び下段の半導体装置10の電気的接続 を図ることができる。

【0045】最下段の半導体装置10の第1及び第2の 接続部24、26のうち、その上の半導体装置10との 50 し、ワイヤーボンディングで実装する形態を適用しても

接続に使用されないもの(図1の例では第1の接続部2 4)には、外部端子14が設けられている。詳しくは、 貫通穴21を介して、基板20における配線パターン2 2が形成された面とは反対側の面から突出するように、 外部端子14が設けられている。外部端子14は、ハン ダクリーム、ハンダボール、導電ペーストなどで形成し てもよいし、あるいは貫通穴21内に、銅などの導電材 料をメッキしてスルーホールを形成し、ハンダボールを 載せてもよい。または、貫通穴21上に形成された配線 して使用してもよい。更に、積極的に外部端子を形成せ ずマザーボード実装時にマザーボード側に塗布されるハ ンダクリームを利用し、その溶融時の表面張力で結果的 **に外部端子を形成してもよい。この半導体装置は、いわ** ゆるランドグリッドアレイ型の半導体装置である。

【0046】積み重ねられた複数の半導体装置10の各 半導体チップ30か同一の内部構造及び同一の電極配列 パターンを有しているときに、同一位置の電極34が、 同一の外部端子14(あるいは外部との接続に使用され る。配線パターン22は、半導体チップ30の一方の面 20 る同一の第1又は第2の接続部24、26)と電気的に 接続されていてもよい。例えば、半導体チップ30がメ モリであるときに、同一の第1又は第2の接続部24、 26から、それぞれのメモリの同じアドレスのメモリセ ルに、情報の読み出し又は書き込みを行うことができ る。複数の半導体チップ30を、チップセレクト端子の 接続においてのみ分離しておくことで、同一外部端子配 列を用いて、複数(例えば2つ)の半導体チップを別々 にコントロールすることができる。

> 【0047】本実施の形態は、上記のように構成されて 30 おり、以下その製造方法を説明する。本実施の形態に係 るマルチチップ型の半導体装置1は、複数の半導体装置 10を積み重ねて製造する。半導体装置10として、シ ングルチップ型の半導体装置を例にとり、その製造方法 を説明する。

【0048】例えば、図2に示すように、第1及び第2 の接続部24、26を含む配線パターン22が形成され た基板20に、半導体チップ30を搭載し、配線パター ン22と半導体チップ30の電極34とを電気的に接続 する。基板20及び配線パターン22の構成に関する詳 細については上述した通りである。

【0049】半導体チップ30は、図2に示すように、 基板20にフェースダウンボンディングすることが好ま しいが、フェースアップボンディングを適用してもよ い。電極34と配線パターン22との電気的な接続に は、導電性部材を使用したり、超音波や熱などによって 材料を拡散させる方法を適用することができる。導電性 部材を使用した電気的な接続の態様として、ハンダ付け 等のロウ付けを例に挙げることができる。また、半導体 チップ30をフェースアップで基板20にダイアタッチ 良い。

3

【0050】そして、基板20を、半導体チップ30を 包むように屈曲させる。また、基板20の屈曲状態を維 持するために、接着剤36を使用する。こうして、複数 の電極34を一方の面に有する半導体チップ30の一方 の面側から他方の面側に至るまで配線パターン22を形 成することができる。半導体チップ30の一方の面側に は複数の第1の接続部24を形成することができ、半導 体チップ30の他方の面側には複数の第2の接続部26 を形成することができる。

【0051】以上の工程で半導体装置10を製造できる ので、次に、複数の半導体装置10を積み重ねる。ま た、下段の半導体装置10に形成された第1及び第2の 接続部24、26の一方と、上段の半導体装置10に形 成された第1及び第2の接続部の24、26一方と、を 電気的に接続する。

【0052】図1に示す例では、下段に配置される半導 体装置10に形成された第2の接続部26に、貫通穴2 1を介して導電材料12を設ける。そして、上段に配置 される半導体装置10に形成された第1の接続部24 を、貫通穴21を介して、導電材料12に接合させる。 必要があれば、導電材料12を溶融させたり固化させる ために、加熱などを行う。

【0053】また、必要であれば、最下段に配置される 半導体装置10に形成された第1及び第2の接続部2 4、26の一方に外部端子14を設ける。図1に示す例 では、最下段の半導体装置10の第1の接続部24に外 部端子14を設ける。貫通穴21内に充填されたハンダ を溶融させて表面張力でボールを形成し、このボールを 外部端子14としてもよい。あるいは、貫通穴21に導 30 20 基板 電材料を設けたり、貫通穴21の内面をメッキしてスル ーホールを形成し、これらの上にハンダボールを載せる ことで外部端子14を形成してもよい。

【0054】以上の工程によって、マルチチップ型の半 導体装置1を製造することができる。この半導体装置1\*

\*は、複数の半導体チップ30が積み重ねられているの で、スタック構造を有する。本実施の形態によれば、半 **導体チップ30の大きさにかかわらず、安価な構造でス** タック構造の半導体装置を製造することができる。

【0055】本発明は、上記実施の形態に限定されず、 種々の変形が可能である。例えば、以上述べた実施の形 態で、トータルコストが上昇しない範囲内で、基板とし て、ビルドアップ基板又は多層基板を使用してもよい。 【0056】本発明を適用した半導体装置を有する電子 10 機器として、図3には、ノート型パーソナルコンピュー

【0057】なお、上記本発明の構成要件で「半導体チ ップ」を「電子素子」に置き換えて、半導体チップと同 様に電子素子(能動素子か受動素子かを問わない)を、 基板に実装して電子部品を製造することもできる。この ような電子素子を使用して製造される電子部品として、 例えば、光素子、抵抗器、コンデンサ、コイル、発振 器、フィルタ、温度センサ、サーミスタ、パリスタ、ボ リューム又はヒューズなどがある。

#### 【図面の簡単な説明】 20

タ100が示されている。

【図1】図1は、本発明を適用した実施の形態に係るマ ルチチップ型の半導体装置を示す図である。


【図2】図2は、本発明を適用した実施の形態に係る半。 導体装置の基板を展開した状態を示す図である。

【図3】図3は、本発明に係る半導体装置を備える電子 機器を示す図である。


#### 【符号の説明】

- マルチチップ型の半導体装置
- 10 半導体装置
- 21 貫通穴
- 22 配線パターン
- 24 第1の接続部
- 26 第2の接続部
- 30 半導体チップ


【図1】



【図2】



【図3】



フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テーマコート' (参考)

H01L 25/18